

CI INOVADOR

**PROCESSO SELETIVO DE INGRESSO
NO PROGRAMA DE RESIDÊNCIA EM
MICROELETRÔNICA – CI BRASIL INOVAÇÃO 2**

**PROVA DE CONTEÚDO ANALÓGICO
(MIXED-SIGNALS E RADIOFREQUÊNCIA)**

Execução



UFESM

Coordenação



Softex

Realização

MINISTÉRIO DA
CIÊNCIA, TECNOLOGIA
E INOVAÇÃO



01

Boolean equations use variables that can assume only two possible values: TRUE or FALSE. For this reason, they are especially useful in digital logic, where circuits operate by distinguishing between two logical states.

Boolean equations are particularly appropriate for describing digital systems because they

- (A) represent information through two logical states, matching the binary nature of digital circuits.
- (B) allow variables to assume any continuous value between TRUE and FALSE.
- (C) replace the need for logic gates in all digital systems.
- (D) describe only analog signals rather than digital behavior.
- (E) represent values through only one logical state, matching the non-binary nature of digital circuits.

02

In Boolean algebra, the complement of a variable represents its inverse. A variable written without a bar is called the true form, while the same variable with a bar over it is called the complementary form.

“True form” in this context means that the variable

- (A) is written without the TRUE mark, not necessarily that its value has a complementary mark.
- (B) always has the logical value TRUE in every circuit.
- (C) cannot be inverted in a Boolean equation.
- (D) is written without a complement mark, not necessarily that its value is TRUE.
- (E) is more important than its complementary form.

03

Boolean equations follow a specific order of operations. NOT has the highest precedence, followed by AND, and then OR. This order determines how expressions are interpreted when parentheses are not explicitly shown.

How should the expression $Y = A + BC$ be correctly interpreted?

- (A) $Y = (B \text{ AND } C) \text{ AND } A$
- (B) $Y = A \text{ OR } (B \text{ AND } C)$
- (C) $Y = (A \text{ OR } B) \text{ AND } C$
- (D) $Y = A \text{ AND } (B \text{ OR } C)$
- (E) $Y = \text{NOT } A \text{ OR } (B \text{ AND } C)$

04

In Boolean equations, products are performed before sums. Therefore, when an expression contains both AND and OR operations, the AND operation must be evaluated first unless parentheses indicate otherwise.

What is the main function of operator precedence in Boolean equations?

- (A) To produce ambiguity in the role of logical operations.
- (B) To ensure that OR operations are always calculated before AND operations.
- (C) To prevent ambiguity in the interpretation of logical expressions.
- (D) To eliminate the need for variables and complements.
- (E) To make Boolean equations identical to decimal arithmetic.

Anotações



05

Boolean terminology helps designers describe digital logic precisely. Terms such as literal, product, implicant, minterm, sum, and maxterm identify the structure and role of expressions inside Boolean equations.

What is the main pedagogical purpose of defining these terms before writing Boolean equations from truth tables?

- (A) To settle a pedagogical purpose for teaching how to write Boolean equations.
- (B) To show that Boolean algebra is unrelated to digital circuit design.
- (C) To replace truth tables with ordinary arithmetic calculations.
- (D) To prove that all Boolean expressions must contain only three variables.
- (E) To establish a precise vocabulary for interpreting and constructing logic functions.

06

Karnaugh maps are a graphical method used to simplify Boolean equations. Unlike purely algebraic manipulation, which can accidentally produce a different equation if done carelessly, K-maps organize combinable terms next to each other in a grid. This visual arrangement helps identify terms such as PA and $P\bar{A}$, which can be combined to eliminate the variable A .

Based on the text, what is the main advantage of using Karnaugh maps in Boolean minimization?

- (A) They help to point out equations that cannot be combined or simplified.
- (B) They make it easier to visually identify adjacent terms that can be combined and simplified.
- (C) They allow Boolean equations with any number of variables to be simplified without limits.
- (D) They eliminate the need to understand implicants or complementary variables.
- (E) They always produce a completely different equation from the original one.

07

Assembly language is described as the human-readable representation of a computer's native language. Each instruction identifies both the operation to be performed and the operands involved. In the MIPS architecture, these operands may include registers, memory, and constants.

Considering the information presented in the text, what can be inferred about the structure of an assembly language instruction?

- (A) It replaces the computer's native language with a completely unrelated human language.
- (B) It changes the performed operation and the operands involved in that operation.
- (C) It specifies both the operation to be executed and the operands involved in that operation.
- (D) It stores all program data permanently inside the processor's arithmetic unit.
- (E) It eliminates the need for registers, memory, and constants in computer architecture.

08

The concept of the MOSFET was proposed by Julius Edgar Lilienfeld in 1925, long before the MOS transistor was successfully fabricated in the 1960s. The main obstacle was the oxide-silicon interface, which initially contained many surface states. These surface states trapped charge carriers and caused poor conduction. Later advances in semiconductor technology and clean-room fabrication allowed the oxide to be grown on silicon with almost no surface states, resulting in high transconductance.

Considering the technological challenge described in the text, what can be inferred about the delayed fabrication of the MOS transistor?

- (A) The delay happened because of the over-control of oxide-silicon interface.
- (B) The delay occurred because the theoretical concept of the MOSFET had not yet been proposed.
- (C) The delay was caused by the complete absence of interest in semiconductor devices before the 1960s.
- (D) The delay happened because clean rooms increased the number of surface states in the oxide layer.
- (E) The delay was mainly caused by fabrication limitations related to controlling the oxide-silicon interface.

09

Amplifiers and ADCs are examples of analog functions, circuits that **must** process each point on a waveform (e.g., a voice signal) with great care to avoid effects such as noise and “distortion.”

While Kirchoff’s laws **can** always be utilized to solve any circuit, the Thevenin and Norton theorems can both simplify the algebra and, more importantly, provide additional insight into the operation of a circuit.

Analyze the modalization of the two modal verbs in bold in the excerpts above and select the alternative that correctly describes the role of the highlighted elements.

- (A) **Must** indicates recommendation for analog circuits that should process waveform in a direct way; **can** expresses vulnerability, pointing out that Kirchhoff’s laws are sensitive for evaluation purposes.
- (B) **Must** indicates that analog circuits are physically unable to process waveform points; **can** expresses a contrast between algebraic simplification and circuit operation.
- (C) **Must** expresses a future prediction about analog circuits; **can** indicates prohibition against using Kirchhoff’s laws.
- (D) **Must** expresses a weak suggestion that analog circuits may process waveforms; **can** indicates obligation to use Kirchhoff’s laws in every circuit.
- (E) **Must** expresses necessity or obligation, indicating that analog circuits are required to process every point on a waveform carefully; **can** expresses possibility, showing that Kirchhoff’s laws are available for solving any circuit.

10

A good circuit designer analyzes and understands the circuit before giving **it** to the computer for a more accurate analysis. A bad circuit designer, on the other hand, allows the computer to think for **him/her**.

Analyze the referents of the pronouns bolded in the text and select the alternative that correctly describes the role of the highlighted elements:

- (A) “it” refers to the designer, expressing the accurate analysis made by the computer; “him/her” refers to the computer’s bad circuit, showing that the computer could not replace the designer’s actions.
- (B) “it” refers to the computer, indicating that the computer is analyzed by the circuit designer; “him/her” refers to the circuit, suggesting that the circuit performs the analysis.
- (C) “it” refers to a more accurate analysis, showing what the designer gives to the circuit; “him/her” refers to the computer, indicating that the designer thinks for the machine.
- (D) “it” refers to the circuit, indicating what is given to the computer for more accurate analysis; “him/her” refers to a bad circuit designer, showing that the computer is being allowed to replace the designer’s own reasoning.
- (E) “it” refers to the small-signal model, although it is not mentioned in the sentence; “him/her” refers to the good circuit designer, showing that good designers allow the computer to think for them.

Anotações



11

Verifique se nas seguintes 5 operações aritméticas a seguir ocorre *overflow* usando 6 bits. Os números estão representados em complemento de dois.

Assinale **SIM** para as ocorrências de *overflow* e **NÃO** para os casos onde não há estouro de capacidade.

1. () 111111b + 110001b
2. () 100000b + 011111b
3. () 101010b + 010101b
4. () 001111b - 010101b
5. () 110000b - 001111b

A sequência correta é

- (A) SIM - SIM - SIM - SIM - SIM.
- (B) SIM - NÃO - NÃO - NÃO - NÃO.
- (C) NÃO - NÃO - NÃO - NÃO - NÃO.
- (D) NÃO - NÃO - SIM - NÃO - SIM.
- (E) NÃO - SIM - SIM - SIM - SIM.

12

Uma função $F(A,B,C,D)$, com A sendo a entrada mais significativa, é definida pela soma de min-terms $F = \sum m(0, 2, 5, 7, 8, 10, 13, 15)$, sem condições "don't care".

Com base nessas informações, considere as afirmativas a seguir.

I $\rightarrow$ A forma mínima em soma de produtos é $F = B' \cdot D' + B \cdot D$.

II $\rightarrow$ A função equivale à operação XNOR entre B e D, isto é, $F = 1$ quando B e D são iguais.

III $\rightarrow$ A função depende das quatro variáveis A, B, C e D.


IV $\rightarrow$ A função, em produto de somas, pode ser escrita como $F = (B + D') \cdot (B' + D)$.

Estão corretas

- (A) apenas I e II.
- (B) apenas I e III.
- (C) apenas II e IV.
- (D) apenas III e IV.
- (E) apenas I, II e IV.

13

O esquemático mostrado a seguir é construído por portas lógicas operadas com álgebra booleana. Este circuito tem entradas A e B e saída X determinada pela relação lógica entre as portas lógicas com as quais é construído.



Sobre o circuito apresentado e as portas lógicas com as quais ele é construído, assinale V (verdadeiro) ou F (falso) em cada alternativa a seguir.

- () As portas lógicas 3 e 6 terão sempre o mesmo nível lógico na saída, por executarem a mesma operação lógica.
- () A porta lógica indicada por 5 tem a saída em nível lógico baixo se e somente se as duas entradas dessa porta lógica têm esse mesmo nível lógico simultaneamente.
- () Considerando a entrada A fixada em nível lógico alto, a saída da porta lógica 4 será dependente do nível lógico instantâneo da entrada B.

A sequência correta é

- (A) F - V - F.
- (B) F - F - F.
- (C) F - V - V.
- (D) V - F - V.
- (E) V - V - V.

Anotações



14

Considere a tabela de correspondências a seguir, que apresenta uma contagem de 4 dígitos em base decimal, em base binária natural e em código Gray.

Decimal	Binário	Gray
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000

A respeito do código Gray, assinale a alternativa correta.



- (A) Garante que dois bits tenham seus níveis lógicos trocados na transição entre quaisquer duas palavras adjacentes na contagem.
- (B) Diferencia-se do binário natural pela presença de redundância.
- (C) Foi desenvolvido principalmente para aumentar a capacidade de armazenamento de memória digital.
- (D) É um recurso exclusivo para implementação de dispositivos e componentes digitais eletromecânicos como encoders rotativos.
- (E) Existem, em um código Gray de “n” bits, exatamente $2n$ combinações distintas.

15

Considere o esquemático (Figura 1) e o comportamento dinâmico da saída “S” (Figura 2), o qual apresenta a variação das entradas “F”, “G” e “H”.

Analisar o esquemático (Figura 1) e complete o comportamento dinâmico da saída “S” na Figura 2.

A cada um dos dezesseis intervalos de tempo na Figura 2, atribua um bit igual a “0” ou igual a “1” para a saída “S”, de acordo com o valor lógico calculado em função das entradas e do esquemático apresentado. Considere MSB = bit + significativo e LSB = bit - significativo.



Assinale a alternativa que apresenta o valor em hexadecimal correspondente ao padrão binário obtido para a saída “S”.

- (A) BF4C
- (B) 9B33
- (C) 7E2C
- (D) AF3C
- (E) 8B33

16

Dada a seguinte equação $Y = \overline{A}C + \overline{A}B + A\overline{B}C + BC$, a alternativa que a representa na forma canônica compacta por soma de produtos é

- (A) $Y = \Sigma(2,4,5,7)$.
- (B) $Y = \Sigma(1,2,3,5,7)$.
- (C) $Y = \Sigma(1,3,4,6,7)$.
- (D) $Y = \Sigma(2,3,4,6,7)$.
- (E) $Y = \Sigma(1,3,5,6)$.

17

Considerando a álgebra booleana, suas propriedades e o Teorema de DeMorgan, assinale a alternativa correta.

- (A) $A + A = 2.A$
- (B) $A(A + B) = A+B$
- (C) $!A + !B = !(A + B)$
- (D) $A + 1 = 1$
- (E) $!A = -A$


18

Sobre mecanismos de *checksum*, síndrome e erros em sistemas digitais, assinale a alternativa correta.

- (A) Códigos de síndrome maximizam a quantidade de informação útil armazenada em um dispositivo de memória volátil.
- (B) Uma soma de checagem (*checksum*) garante a detecção de todos os erros que possam ocorrer durante a transmissão de dados.
- (C) O mecanismo de FEC (Forward Error Correction) exige comunicação bidirecional para operar o mecanismo de reenvio de informações corrompidas.
- (D) Sistemas protegidos por paridade com 1 bit têm a capacidade de detectar a ocorrência de mudanças indesejadas em qualquer número ímpar de bits na palavra.
- (E) O *checksum* e a paridade têm a mesma capacidade de detecção de erros, diferindo apenas na quantidade de bits de redundância utilizada.

19

Três buffers tri-state compartilham a mesma linha de um barramento interno, conforme a Figura 1. Cada buffer i ($i=1,2$ e 3) conduz seu dado D_i para a linha somente quando seu sinal de habilitação E_i vale 1 (habilitação ativa no nível alto); com $E_i = 0$, a saída fica em alta impedância (Z).



A Tabela 1 mostra os sinais aplicados em cinco intervalos de tempo (o símbolo X indica dado irrelevante, pois o respectivo buffer está em Z).

Intervalo	E1	D1	E2	D2	E3	D3
t1	1	0	0	X	0	X
t2	0	X	1	1	0	1
t3	0	X	0	X	0	X
t4	1	1	1	0	0	X
t5	0	X	1	0	0	X

Em qual intervalo o barramento assume o nível lógico alto (H), de forma estável e sem conflito?

- (A) t1
- (B) t2
- (C) t3
- (D) t4
- (E) t5

20

No dimensionamento de blocos combinacionais de um caminho de dados, é preciso relacionar o número de entradas e saídas de multiplexadores, decodificadores e codificadores.

Considere as afirmativas a seguir.

I → Um decodificador 3:8 possui 3 entradas e 8 saídas.

II → Um codificador binário com 16 entradas requer 5 saídas.

III → Um multiplexador necessita de 5 entradas de seleção para selecionar uma entre 32 fontes de dados.

IV → Um multiplexador $2^n:1$ implementa qualquer função de n variáveis quando elas são ligadas às entradas de seleção e cada entrada de dados recebe uma constante (0 ou 1).

Está(ão) correta(s)


- Ⓐ apenas I.
- Ⓑ apenas II.
- Ⓒ apenas I, III e IV.
- Ⓓ apenas II, III e IV.
- Ⓔ I, II, III e IV.

Anotações



21


A corrente I_x , indicada no circuito abaixo, tem valor igual a:



- (A) $-10/3$ A
- (B) $28/3$ A
- (C) $10/3$ A
- (D) 4 A
- (E) -4 A

22

A tensão V_x , indicada no circuito abaixo, tem valor igual a:




- (A) -10 V
- (B) 10 V
- (C) -2 V
- (D) 2 V
- (E) -8 V


23

Considere as afirmativas a seguir referentes aos Circuitos I e II indicados abaixo.

Circuito I



Circuito II



Os Circuitos I e II são equivalentes se $V_{TH} = 12$ V e $R_{TH} = 12$ ohms.

I → Os Circuitos I e II são equivalentes se $V_{TH} = 12$ V e $R_{TH} = -12$ ohms.

II → Os Circuitos I e II são equivalentes se $V_{TH} = -12$ V e $R_{TH} = 12$ ohms.

III → Os Circuitos I e II são equivalentes se $V_{TH} = -12$ V e $R_{TH} = -12$ ohms.


Está(ão) correta(s)

- (A) apenas I.
- (B) apenas II.
- (C) apenas III.
- (D) apenas IV.
- (E) apenas II e IV.


24

Considerando os Circuitos I, II e III indicados abaixo, assinale verdadeira (V) ou falsa (F) em cada afirmativa a seguir.


Circuito I



Circuito II



Circuito III



A sequência correta é:

- (A) V – V – V.
- (B) V – V – F.
- (C) V – F – F.
- (D) F – F – F.
- (E) F – V – F.

25

Considere um amplificador operacional CMOS de dois estágios, utilizado com realimentação negativa. O primeiro estágio gera um sinal em um nó interno de alta impedância, que excita o segundo estágio. Admita que o segundo estágio apresenta ganho de tensão inversor em pequeno sinal. Para compensação em frequência, é inserido um capacitor entre esse nó interno e a saída do segundo estágio.

- (A) O ganho inversor do segundo estágio provoca um aumento físico da capacitância conectada entre os dois nós, justificando a denominação capacitor de Miller.
- (B) Em pequeno sinal, o capacitor corresponde a uma capacitância equivalente aumentada no nó interno, reduzindo a frequência do polo associado a esse nó.
- (C) A capacitância equivalente observada no nó interno é menor que o valor físico do capacitor, pois o ganho inversor reduz a corrente que circula entre os dois estágios.
- (D) A compensação de Miller desloca o polo dominante para frequências mais altas, ampliando simultaneamente a largura de banda e a margem de fase do amplificador.
- (E) O capacitor atua principalmente sobre o nó de saída, enquanto a resposta do nó interno permanece praticamente inalterada devido à elevada impedância apresentada pelo primeiro estágio.

Anotações



26

Considere um amplificador operacional de dois estágios, utilizado com realimentação negativa e projetado para apresentar comportamento estável em malha fechada dentro das condições de operação especificadas pelo projeto. O circuito utiliza compensação interna por polo dominante, usualmente implementada por um capacitor de compensação associado a nós internos de alto ganho.

Em relação à função dessa compensação interna, assinale a alternativa correta.

- (A) A compensação interna tem como principal objetivo aumentar o ganho de malha aberta em altas frequências, tornando o amplificador mais rápido e, por consequência, mais estável.
- (B) A compensação interna desloca todos os polos do amplificador para frequências mais altas, eliminando o atraso de fase e garantindo estabilidade para qualquer carga externa.
- (C) A compensação interna busca tornar dominante um polo de baixa frequência, fazendo com que o ganho de malha aberta caia de forma controlada antes que polos de frequências mais altas introduzam atraso de fase suficiente para comprometer a estabilidade.
- (D) A compensação interna impede a oscilação porque transforma a realimentação negativa em realimentação positiva em baixas frequências de forma controlada antes que polos de frequências mais altas introduzam atraso de fase suficiente para comprometer a estabilidade.
- (E) A compensação interna atua exclusivamente na impedância de entrada do amplificador operacional, não tendo relação direta com a resposta em frequência ou com a margem de fase.

27

Considere um amplificador operacional integrado cujo estágio de saída é implementado por um par complementar bipolar em configuração push-pull classe AB, operando dentro dos limites de corrente, tensão, dissipação de potência e temperatura especificados em projeto. O estágio de saída é polarizado para fornecer e absorver a corrente de carga, com o objetivo de reduzir a distorção de cruzamento em torno da passagem por zero do sinal de saída. Admita que a rede de polarização do estágio de saída possa ser termicamente acoplada aos transistores de saída do próprio estágio.

Nessas condições, assinale a alternativa correta.

- (A) Em operação classe AB, a corrente quiescente deve ser controlada e compensada termicamente, pois o aumento da temperatura pode elevar a condução e a dissipação dos transistores de saída.
- (B) Em operação classe AB, a corrente quiescente deve ser ajustada para um valor praticamente nulo, de modo a reduzir a dissipação e evitar o aquecimento excessivo dos transistores de saída.
- (C) A realimentação negativa global é suficiente para estabilizar a corrente quiescente do estágio de saída, dispensando o acoplamento térmico entre a rede de polarização e os transistores.
- (D) O aumento da temperatura eleva a tensão base-emissor necessária para manter uma mesma corrente de coletor, reduzindo naturalmente a condução e tornando desnecessária a compensação térmica.
- (E) O estágio de saída é projetado principalmente para elevar o ganho de tensão em malha aberta, enquanto a baixa impedância de saída e o fornecimento de corrente são características secundárias.

Anotações



28

Considere o par diferencial MOS simétrico, formado por transistores NMOS idênticos M_1 e M_2 , polarizados por uma fonte de corrente de cauda I_{SS} . Os transistores operam em saturação, o efeito de corpo é desprezado e a análise deve ser feita em pequeno sinal. A cada dreno de M_1 e M_2 está conectada uma carga ativa PMOS independente, adequadamente polarizada e de alta impedância em pequeno sinal.

Aplica-se ao circuito uma excitação diferencial pura, isto é, os sinais incrementais aplicados às portas de M_1 e M_2 têm a mesma amplitude e fases opostas entre si, podendo ser representados por:

$$v_{i1} = +v_{id}/2 \text{ e}$$

$$v_{i2} = -v_{id}/2.$$

Nessas condições, assinale a alternativa correta.

- (A) O nó comum das fontes de M_1 e M_2 acompanha o sinal diferencial de entrada, apresentando uma variação incremental aproximadamente igual a $v_{id}/2$.
- (B) As correntes incrementais de dreno em M_1 e M_2 têm o mesmo sinal, pois a fonte de corrente de cauda impõe que a corrente total do par diferencial permaneça constante.
- (C) O nó comum das fontes de M_1 e M_2 comporta-se como um terra virtual de pequeno sinal por simetria, e as correntes incrementais nos dois ramos são iguais em módulo e opostas em sinal.
- (D) As tensões incrementais nas duas saídas, v_{o1} e v_{o2} , variam no mesmo sentido, pois os dois transistores NMOS recebem sinais de entrada com a mesma amplitude.
- (E) O comportamento diferencial do circuito exige que a fonte de corrente de cauda tenha baixa resistência dinâmica, de modo que o nó comum das fontes permaneça fixo em regime de pequeno sinal.

29

Considere dois pares diferenciais simétricos utilizados como estágios de entrada de amplificadores operacionais. O primeiro é implementado com transistores MOS operando em inversão forte e na região de saturação. O segundo é implementado com transistores bipolares operando na região ativa direta. Admita que ambos são polarizados com a mesma corrente quiescente por transistor de entrada, que não há degeneração de fonte nem de emissor e que a análise é feita em pequeno sinal, usando modelos de primeira ordem. Para o transistor MOS, admita uma tensão de sobredrive V_{OV} superior a $2V_T$, sendo V_T a tensão térmica. Esta condição é compatível com a operação em inversão forte considerada no problema. Nessas condições, assinale a alternativa correta.

- (A) O par diferencial MOS apresenta maior transcondutância incremental que o par diferencial bipolar para a mesma corrente de polarização, pois a porta do transistor MOS não consome corrente contínua.
- (B) O par diferencial bipolar apresenta maior transcondutância para a mesma corrente, mas exige corrente de base e, portanto, apresenta corrente de polarização de entrada.
- (C) O par diferencial MOS e o par diferencial bipolar apresentam necessariamente a mesma transcondutância incremental quando polarizados com a mesma corrente, pois ambos convertem tensão diferencial de entrada em corrente diferencial de saída.
- (D) O par diferencial bipolar não apresenta corrente de polarização de entrada, pois a junção base-emissor permanece reversamente polarizada durante a operação normal de amplificação.
- (E) A principal vantagem do par diferencial bipolar é sua impedância de entrada idealmente infinita, enquanto a principal vantagem do par diferencial MOS é sua elevada corrente de base.

Anotações



30

Considere dois circuitos usados para amplificar a diferença entre dois sinais de entrada na presença de uma componente de modo comum:

I → um **amplificador de diferenças** implementado com um único amplificador operacional e uma rede de quatro resistores;

II → um **amplificador de instrumentação** clássico, implementado com dois estágios de entrada não inversores seguidos por um estágio subtrator.

Admita que os amplificadores operacionais operem na região linear, que as fontes de sinal apresentem impedâncias desprezíveis e que os resistores possuam tolerâncias finitas.

Em relação à comparação entre esses dois circuitos, assinale a alternativa correta.

- (A) O amplificador de diferenças com um único op amp apresenta, em geral, impedância de entrada muito elevada e independente dos resistores externos, sendo, por isso, preferível para sinais provenientes de sensores de alta impedância.
- (B) O amplificador de instrumentação rejeita modo comum independentemente do casamento dos resistores, pois seus estágios de entrada eliminam completamente qualquer sinal comum antes do estágio subtrator.
- (C) O amplificador de diferenças e o amplificador de instrumentação são equivalentes em termos de impedância de entrada, rejeição de modo comum e facilidade de ajuste de ganho, diferindo apenas pelo número de amplificadores operacionais utilizados na sua arquitetura.
- (D) O amplificador de diferenças é sempre superior ao amplificador de instrumentação para sinais de baixa amplitude, pois utiliza menos componentes e, portanto, introduz menos erros de medição.
- (E) O amplificador de instrumentação tende a apresentar elevada impedância de entrada, ganho diferencial ajustável de forma conveniente e melhor rejeição de modo comum, desde que a rede resistiva, especialmente a do estágio subtrator, seja adequadamente casada.

31

Considere um circuito composto por dois transistores NMOS M_1 e M_2 , ambos com as fontes aterradas.

A conexão entre os dispositivos é realizada da seguinte forma:

O gate de M_1 está curto-circuitado ao seu dreno.

Os gates de M_1 e M_2 estão interligados.

Uma fonte de corrente ideal $I_{REF} = 100 \mu A$ alimenta o nó formado pelo gate e dreno de M_1 .

O dreno de M_2 está conectado a um resistor $R_D = 15 k\Omega$.

A outra extremidade do resistor está conectada a uma fonte de alimentação $V_{DD} = 5 V$.

Despreze a modulação do comprimento de canal ($\lambda = 0$) e assuma que ambos os transistores operam na região de saturação.

As dimensões dos transistores são:

$$(W/L)_1 = 20$$

$$(W/L)_2 = 60$$

Determine a tensão V_{DS} do transistor M_2 .

- (A) 0,5 V
- (B) 1,0 V
- (C) 2,0 V
- (D) 3,5 V
- (E) 4,5 V

32

Um transistor NMOS entra na região de triodo quando

- (A) a tensão no dreno é igual a tensão na porta
- (B) a tensão na porta é maior do que a tensão de limiar
- (C) a tensão na porta é maior do que a soma das tensões de dreno e de limiar
- (D) a tensão na porta é menor do que a soma das tensões de dreno e de limiar
- (E) nenhuma das alternativas anteriores

33

Através da característica $I_{DS} \times V_{DS}$ de um transistor MOS, podemos afirmar que

- (A) A resistência entre o dreno e fonte é maior na região de triodo.
- (B) A resistência entre o dreno e fonte é maior na região de saturação
- (C) A resistência entre o dreno e fonte não depende da tensão V_{DS}
- (D) A resistência entre o dreno e fonte é igual em ambas regiões
- (E) Não é possível definir o valor da resistência através da relação $I_{DS} \times V_{DS}$

34

Considere um circuito composto por um transistor NMOS operando como seguidor de fonte (common-drain), no qual:

O terminal de dreno está conectado diretamente a uma fonte de alimentação ideal VDD.

O terminal de porta está polarizado por uma tensão contínua adequada para manter o transistor em saturação.

O terminal de fonte está conectado a uma fonte de corrente ideal I_{BIAS} , cuja outra extremidade está aterrada.

O corpo do transistor está aterrado.

Despreze o efeito de corpo ($g_{mb} = 0$) e a modulação do comprimento de canal ($\lambda = 0$).

Os parâmetros do transistor são:

$$\mu_n C_{ox} = 250 \mu A/V^2$$

$$W/L = 64$$


$$I_{BIAS} = 2 \text{ mA}$$

Determine a impedância de saída R_{out} vista pela fonte do transistor.

- (A) 125 Ω
- (B) 177 Ω
- (C) 250 Ω
- (D) 500 Ω
- (E) 1 k Ω

35

Para o circuito inversor apresentado abaixo e, considerando $V_{TH,NMOS} = 0.4V$, $|V_{TH,PMOS}| = 0.4V$, $V_{in} = 0,5V$ e $V_{out} = 1,5V$, as regiões de operação dos transistores são



- (A) NMOS em corte e PMOS em saturação
- (B) NMOS em saturação e PMOS em saturação
- (C) NMOS em triodo e PMOS em corte
- (D) NMOS em saturação e PMOS em triodo
- (E) NMOS em triodo e PMOS em triodo

36

Considere um MOSFET nMOS operando na região de saturação. Devido ao efeito de modulação de comprimento de canal, observa-se que a corrente de dreno I_{DS} não é completamente constante com o aumento da tensão dreno-source (V_{DS}). Assinale a alternativa correta:

- (A) A modulação de canal ocorre porque o óxido de gate varia sua espessura com V_{DS} .
- (B) O efeito causa uma redução do comprimento de canal efetivo à medida que V_{DS} aumenta.
- (C) O efeito da modulação do comprimento de canal faz com que I_{DS} diminua com o aumento de V_{DS} .
- (D) Esse efeito é desprezível em transistores de canal curto.
- (E) A modulação de canal elimina a dependência de I_{DS} com a tensão gate-source (V_{GS}).

37

A transcondutância de um transistor MOS em saturação e inversão forte é

- (A) inversamente proporcional à tensão ($V_{GS} - V_{TH}$), com a corrente I_{DS} constante.
- (B) diretamente proporcional à tensão V_{GS} , com a corrente I_{DS} constante
- (C) diretamente proporcional à corrente I_{DS} , com W/L constante
- (D) proporcional ao quadrado da tensão ($V_{GS} - V_{TH}$), com W/L constante
- (E) diretamente proporcional à tensão V_{DS} , com a corrente I_{DS} constante

38

Sobre a corrente de dreno de um MOSFET real em saturação, pode-se afirmar.

- (A) A corrente de dreno independe da largura de canal (W) do transistor.
- (B) A corrente de dreno depende da tensão V_{DS} aplicada sobre o dispositivo.
- (C) Pode-se aumentar a corrente de dreno aumentando o comprimento do canal (L) do transistor.
- (D) A corrente de dreno diminui com o aumento da tensão entre gate e source (V_{GS}).
- (E) A corrente de dreno independe da condutância de saída do transistor MOS.


39

A transcondutância é um importante parâmetro de projeto de circuitos amplificadores. Sobre a transcondutância, é possível afirmar:

- (A) É a capacidade de transformar uma variação de corrente em variação de tensão.
- (B) A transcondutância é constante e independe da tensão entre gate e source em um MOSFET.
- (C) A transcondutância é dependente da corrente de dreno em um MOSFET.
- (D) Transistores bipolares não possuem transcondutância.
- (E) A transcondutância é dependente apenas da razão de aspecto (W/L) de um MOSFET.

40

A figura abaixo apresenta a curva I_{DS} versus V_{GS} para dois transistores NMOS (Transistor 1 e Transistor 2, respectivamente) com razão de aspecto ($W/L = 10$). Com base na curva acima, marque a alternativa que apresenta a afirmação correta.



- (A) Ambos os transistores possuem uma tensão entre dreno e source (V_{DS}) igual a zero.
- (B) Ambos os transistores possuem a mesma tensão de threshold, porém o Transistor 2 possui um comprimento de canal (L_2) menor do que o comprimento de canal do Transistor 1 (L_1).
- (C) O Transistor 1 possui uma tensão de threshold (V_{TH}) maior do que a do Transistor 2.
- (D) O Transistor 2 possui uma tensão de threshold (V_{TH}) maior do que a do Transistor 1.
- (E) Ambos os transistores possuem a mesma tensão de threshold, mas o Transistor 2 tem uma tensão entre dreno e source (V_{DS}) de aproximadamente 700 mV.

Anotações





CI INOVADOR

Instituições Executoras e Coexecutoras



UFSM



UFC

